5M80ZE64A5N

Nodweddion Allweddol

Teulu Dyfais:MAX V

Math o ddyfais:CPLD (Dyfais Rhesymeg Rhaglenadwy Cymhleth)

Elfennau Rhesymeg (LEs): 80

Macrocells: 80

Pinnau I/O Defnyddiwr: 54

Cof Mewnosodedig:2 Kbits (Cof Fflach Defnyddiwr)

Math o Gyfluniad:Ddim yn-anweddol (Flash-yn seiliedig, ar unwaith-ymlaen)

Foltedd Gweithredu:1.8 V craidd, 1.7 V–3.6 VI/O gydnaws

Defnydd pŵer:Pŵer statig ultra-isel (nodweddiadol < 50 µA yn y modd segur)

Pecyn:EQFP 64-pin (E64) - 10 mm × 10 mm

Gradd Cyflymder:-5 (amledd system nodweddiadol hyd at 150 MHz)

Tymheredd Gweithredu:0 gradd i +85 gradd (gradd fasnachol)

Rhaglennu JTAG:Cydymffurfio IEEE 1149.1

Diogelwch:Amddiffyniad rhaglenadwy ar gyfer diogelwch dylunio

Dygnwch:> 1000 o gylchredau rhaglen/dileu

Uchafbwyntiau Perfformiad

Gallu ar unwaith-ar:Dyfais yn pweru ac yn ffurfweddu yn < 1 ms

Ar-gof fflach sglodion:Yn cadw cyfluniad hyd yn oed pan fydd pŵer yn cael ei ddileu

Pŵer statig a deinamig isel:Delfrydol ar gyfer systemau sy'n cael eu gweithredu gan fatri neu systemau sydd bob amser

Safonau I/O hyblyg:Yn cefnogi LVCMOS, LVTTL, ac agor-draenio I/O

Cof Fflach Defnyddiwr Integredig (UFM):Ar gyfer storio data bach neu godau adnabod

Ceisiadau

Dilyniannu pŵer ac ailosod rheolaeth

Pontio rhyngwyneb ac ailosod rhesymeg

Rheoli cyfluniad ar gyfer FPGAs neu MCUs

Rheolaeth ddiwydiannol ac offeryniaeth

Systemau cludadwy ac wedi'u mewnosod